Silicon Labs推出业界首款适用于无线基站的单芯片时钟IC

   日期:2015-06-17    
核心提示:Silicon Labs(芯科科技有限公司)推出适用于无线基础设施应用的业界最高集成度时钟IC,此无线基础设施应用包括微蜂窝(small cell)和宏蜂窝(macro cell)。Silicon Labs的新型Si5380时钟发生器是业界首款能够替代低相位噪声整数N分频时钟、压控晶体振荡器(VCXO)、分立环路滤波器和电压调节器的单芯片器件。

Silicon Labs(芯科科技有限公司)推出适用于无线基础设施应用的业界最高集成度时钟IC,此无线基础设施应用包括微蜂窝(small cell)和宏蜂窝(macro cell)。Silicon Labs的新型Si5380时钟发生器是业界首款能够替代低相位噪声整数N分频时钟、压控晶体振荡器(VCXO)、分立环路滤波器和电压调节器的单芯片器件。Si5380时钟IC提供了媲美传统分立解决方案的相位噪声性能,同时在封装尺寸、物料成本(BOM)、功耗、性能和易用性方面提供显著优势。

 

Si5380-press-image-16-9.jpg

Cisco最近的一项研究表明,受到视频流服务和IoT连接设备广泛部署的推动,全球移动数据流量在2014年至2019年之间将可能飙升近十倍。虽然基站供应商正在开发新的4G/LTE设备以增加网络容量和覆盖范围,但是对于微蜂窝基站来说设计难度日益增加,因为在拥挤的城市环境中它们经常被部署到空间和功耗受限的室外位置。 Silicon Labs的新型Si5380时钟IC是业界首款单芯片无线时钟IC,特别针对尺寸、功耗、集成度和性能进行了优化,这使得它成为微蜂窝基站应用的理想选择。

Si5380时钟IC凭借Silicon Labs最新的第四代DSPLL技术,为下一代微蜂窝和宏蜂窝基站远程射频头(RRH)设计提供了有针对性优化的解决方案。DSPLL技术创新的双环路混合信号架构在数字锁相环(PLL)架构中集成了一个高性能的15GHz模拟压控振荡器,消除了通常所需的分立环路滤波器和低压差输出(LDO)稳压器。这使得该时钟解决方案能够提供超低相位噪声时钟合成和一流PLL集成度的最佳组合。

与竞争的VCXO时钟IC解决方案相比,Si5380时钟IC可减少66%的印制电路板(PCB)占用面积,降低30%的功耗。当今的微蜂窝基站通常功耗预算受限,并且一般采用以太网供电(PoE)技术供电,因此高能效的定时器件特别重要。凭借在 DSPLL中集成所有PLL和电源调节电路,Si5380芯片能够提供极高的板级噪声抑制、电源噪声抑制和操作温度范围内一致、可重复的相位噪声性能。

基于VCXO的时钟解决方案在震动环境下通常导致杂散性能衰减,而Si5380芯片集成的DSPLL技术无论在任何系统环境下都能够提供优异的杂散响应。此外,Si5380时钟芯片在锁定到高抖动输入时钟后能够保证低相位噪声,确保数据转换器性能不会受到外部影响而衰减。Si5380能够生成高达 1.47456GHz的4G/LTE频率,并提供12路独立的可配置时钟输出,为兼容JESD204B标准的数据转换器、FPGA和其他逻辑器件提供定时服务。

Silicon Labs定时产品营销总监James Wilson介绍:“Si5380时钟是目前业界最高集成度的定时解决方案,它满足微蜂窝和宏蜂窝基站在各类环境条件下对于紧凑型PCB封装、低功耗、可靠性和运营商级别相位噪声性能的需求。Silicon Labs高集成度的DSPLL时钟架构,结合易于使用的ClockBuilder Pro软件,大大简化了当今异构无线网络所需时钟合成和抖动衰减的设计难度。”

利用ClockBuilder Pro简化时钟树设计

为了简化无线基站的时钟树设计,Silicon Labs的ClockBuilder Pro软件能够帮助设计人员在五分钟内生成可编程的Si5380时钟配置,从而最小化软件开发成本。无需为定制时钟芯片等待数月,设计人员只要通过 ClockBuilder Pro简单的上传他们的定制配置到Silicon Labs,工厂预编程的Si5380时钟样片就能够在两周内发出。因为业界最短的定制样片交货时间,客户能够大大加速整个产品开发过程。

 
  
  
  
  
 
更多>同类企业资讯
 
全年征稿 / 资讯合作
 
 
 
推荐图文
推荐企业资讯
可能喜欢