莱迪思半导体公司日前宣布LatticeECP3TMFPGA系列符合PCIExpress2.0在2.5Gbps的规范。针对最近PCI–SIG研讨会上涉及的1-通道和4-通道配置，LatticeECP3FPGA和其PCIExpress（PCIe）IP核通过了符合PCI-SIGPCIe2.0规范和互操作性的测试，确保莱迪思的解决方案与现有的支持系统的PCIe2.0具有互操作性。实现这一重要行业事件使得2.5GbpsPCIev2.0系统具有更高的可靠性且降低了成本和功耗，适用于通信、多媒体、服务器和移动平台，莱迪思及其IP合作伙伴增加了更加广泛的设计解决方案，支持被广泛采用的串行互连标准。
在PCIe2.0规范允许工作在一个较低的速度（2.5Gbps），但环路宽带的特点是不同的，比PCIe1.1版更加严格。莱迪思的解决方案使不需要PCIe链路工作在5Gbps，但关注符合有关PCIe2.0规范的用户在符合PCIe2.0规范的系统中使用低成本FPGA。
此外，针对莱迪思的PCIExpressx1和x4的IP核，莱迪思与Trellisys有限公司提供了强大的和具有成本效益的PCIe总线功能模型（BFM）。同时有一些针对PCIExpress的第三方验证的核可用，这些通常是针对ASIC/定制逻辑，在FPGA开发过程中，验证IP的成本往往使人望而却步。Trellisys的PCIeBFM集中在事务层，因为通常在那里实现用户的应用逻辑。这种方法假定物理和数据链路层完全压缩在莱迪思的PCIeIP核中，已经由莱迪思验证。
“Trellisys的PCIExpressBFM使验证投入符合FPGA开发流程，同时仍然保持有效的验证概念，”Trellisys的总监CharlesGardiner说道。“与PCIExpress1.1相比，由于PCIExpress2.0有更严格的测试要求，对PCIExpress2.0规范的成功测试为与其他符合PCIExpress2.0规范的器件一起工作提供了更稳定的运作。”
Trellisys的PCIeBFM支持Verilog和VHDL，并已在Aldec公司的Active-HDL及Riviera-PRO仿真器上进行了验证。提供预编译的代码，为用户提供了基于先进验证套件的强大的程序库。设计人员可以立即用LatticeDiamond1.2或更高版本的设计工具套件中的IPexpress工具，开始评估和设计采用LatticeECP3莱迪思的符合PCIExpress2.0规范的系统。该IPexpress工具提供了PCIe核，参考设计和所有的脚本，BFM和模拟模型需要精简集成至用户设计。
“我们与Trellisys的关系增强了我们自己的技能，并重申我们的一贯致力于LatticeECP3PCIExpressIP产品组合的承诺，”莱迪思器件和解决方案的市场总监ShakeelPeera说道。“这种合作提供了验证的IP，使用户减少设计的复杂性，针对他们的PCIExpress设计缩短了产品的上市时间。”
关于莱迪思IP套件
莱迪思IP套件是可互操作的LatticeCOREIP核系列，针对莱迪思器件结构进行了优化，能够用于各种特定技术的应用。LatticeDiamond设计环境中的IPexpress工具使用户能够无缝地访问莱迪思IP服务器的最新的IP核，并对它们进行配置。所有莱迪思IP核可以在购买前进行全面评估：在免费的评估模式，用户可完全配置IP核，将它集成到他们的设计，执行全面验证，甚至可以在有限的时间内在硬件上运行。购买年度的节点锁定IP套件许可证能够允许IP核成员无限制地在硬件上运行。节点锁定许可证可用于多种设计或项目，时间可超过一年。
关于LatticeECP3FPGA系列
LatticeECP3FPGA系列是当今市场中最低功耗、具有SERDES功能的FPGA。该系列的5款FPGA器件提供兼容多种标准的多协议3.2GSERDES、DDR1/2/3存储器接口和高性能、可级联的DSPslice，是RF、基带和图像信号处理的理想选择。LatticeECP3FPGA还具有最快的LVDSI/O，切换速率高达1Gbps，以及多达6.8Mbit的嵌入式存储器。逻辑密度从17KLUT到149KLUT，带有多达586个用户I/O。LatticeECP3FPGA系列是大批量、成本和功耗敏感的摄像和显示、有线和无线基础设施应用部署的十分理想的选择。
